熱抵抗ネットワーク計算ツール

「ヒートシンクを付けても Tj が下がらない」のは経路全体が律速だから

強めのヒートシンクを奢ったのに、チップの接合温度 Tj が思ったほど下がらない。これ、熱設計あるあるだ。原因はたいていヒートシンク以外の熱抵抗にある。TIM の厚塗りで接触熱抵抗が跳ね上がっていたり、DPAK パッケージの Rjc が支配的だったり、対流 h が見積もりの半分だったり。熱は一番細いところを通ると発散できない。

熱は電流と似た振る舞いをする。Die から空気まで、直列で積み重なる熱抵抗 R_i を足していき、並列なら逆数和。合成 R_total と発熱量 P から Tj = Ta + P·R_total が出る。それだけの話なのに、手計算だと単位換算（mm を m に直し忘れ）や並列合成の書き間違いで 2 倍外す。このツールはそれを潰すために作った。ノードを 1 行ずつ積んで、Tj と Tj_max 余裕を 1 画面で判定する。

なぜ作ったのか

電気回路の抵抗合成ツールは DigiKey や Calculator.net が用意している。だが熱設計の文脈で「伝導 L/(λ·A) と対流 1/(h·A) と TIM t/(λ·A) を混ぜて積み上げる」ツールは、意外なほど見当たらない。英語の thermal resistance calculator はあるが、単一の式だけで全体ネットワークを扱えない。日本語で検索すると Excel テンプレートのダウンロードか、メーカー固有の PDF しか出てこない。

自分も現場で困った経験がある。MOSFET の D2PAK を制御盤に載せる案件で、メーカーの推奨ヒートシンク（Rth-sa=8.0℃/W）を付けたのに盤内環境だと Tj が 140℃ を超えた。後から電卓を叩き直したら、DPAK の Rjc=1.5℃/W と TIM パッド 3.3℃/W が支配していて、ヒートシンクを半分の 4.0℃/W に強化しても Tj は 130℃ までしか下がらない構造だった。これはヒートシンクでは救えない — 基板側の熱拡散か、パッケージ変更（TO-247）か、強制空冷で h を引き上げる、の 3 択。こういうボトルネック診断を最初にやっておけば、ヒートシンク選定の前に正しい手が打てる。

もう一つの動機は既存アプリとの連携だ。/heatsink-calc でヒートシンク単体の Rth-sa を出し、/forced-convection-h で h を出し、/heat-pipe-design でヒートパイプ熱抵抗を出す。これらを1 本の経路に繋いで Tj を出す終端ツールが無いと、各ツールの値を眺めて脳内合成するしかなかった。熱設計全体の司令塔として機能するアプリを作りたかった。

熱抵抗とは何か

熱抵抗 とは — オームの法則の熱版

熱抵抗 R_thermal は「熱の流れにくさ」を表す物理量で、単位は ℃/W（または K/W）。電気回路のオームの法則 V=IR と同じ形で、温度差 ΔT が電圧 V、熱流 Q が電流 I、熱抵抗 R_thermal が電気抵抗 R に対応する。式で書くとこう。

ΔT = Q × R_thermal
// ΔT: 温度差 [℃]
// Q:  熱流 [W]（= 発熱量）
// R:  熱抵抗 [℃/W]

たとえば R_thermal=2℃/W の部材に 10W の熱を流すと、入口と出口の温度差は 20℃ になる。逆に言えば「発熱体を 10W で駆動し、冷却側を 25℃ に保ちたい。発熱体の温度を 50℃ 以下にしたい」と決まれば、必要な熱抵抗は (50−25)/10 = 2.5℃/W と設計目標が出る。参考: Wikipedia 熱抵抗。

伝導・対流・接触 — 3 種の熱抵抗

熱抵抗は伝熱モードで計算式が変わる。

伝導熱抵抗は固体内部を熱が流れるときの抵抗。フーリエの法則から R=L/(λ·A) と書ける。L は熱が流れる距離 [m]、A は断面積 [m²]、λ は熱伝導率 [W/(m·K)]。アルミ λ≈200、銅 λ≈391、ステンレス λ≈16、FR4 基板 λ≈0.3。同じ厚さでもステンレスはアルミの 1/12 しか熱を通さないということ。

対流熱抵抗は固体表面から流体（空気・水）に熱が逃げるときの抵抗。R=1/(h·A)。h は熱伝達係数 [W/(m²·K)] で、自然対流の空気で h=5〜10、強制対流で h=20〜200、水冷で h=500〜5000。水冷にすると h が 100 倍効くからヒートシンクの面積を 1/100 に縮められる理屈になる。

接触熱抵抗は部材と部材が面で接するときの抵抗。理想は 0 だが実際は表面粗さで空気層ができて熱が詰まる。TIM（Thermal Interface Material、グリスやパッド）で空気を埋めると R=t/(λ·A) まで減らせる。TIM の厚さ t は 0.05〜0.5mm、λ は 1〜60 W/(m·K)。

直列合成・並列合成

複数の熱抵抗を組み合わせるときは電気回路と同じルール。

// 直列（同じ熱流が順番に通る）
R_total = R1 + R2 + R3 + ...

// 並列（熱流が分岐する）
1/R_total = 1/R1 + 1/R2 + 1/R3 + ...

CPU 放熱なら Die→IHS→TIM→ヒートシンク→空気で直列 4 段。バイパスコンデンサを両脇に並べて基板全体で放熱するなら並列。経路を正しく数えないと 2〜3 倍ズレる。

接合温度 Tj が大事な理由

**Tj（Junction Temperature、接合温度）**は半導体チップの PN 接合部の温度で、信頼性を決める最重要パラメータだ。Arrhenius の法則から、Tj が 10℃ 上がると寿命は半分になる（10℃半減則）。MTBF（平均故障間隔）やエレクトロマイグレーション寿命の予測で使う普遍則で、JEDEC JESD85 などにも明記されている。

具体的には、Tj=85℃ で 10 年持つ部品を Tj=125℃ で使うと、寿命は (1/2)^((125−85)/10) = 1/16 倍に縮む。10 年 → 7 ヶ月になる計算だ。Tj を 20℃ 削れるかどうかが、10 年製品か 1 年製品かの分かれ目になる。

Tj_max はデータシートで規定されていて、民生用 Si が 80〜105℃、産業用 Si が 125℃、車載 Si が 150℃、SiC が 175℃、GaN が 200℃ あたり。ただし「Tj_max まで使っていい」わけではない。メーカーのアプリケーションノートはたいてい**ディレーティング（derating）**を要求する。具体的には Tj ＜ 0.8 × Tj_max が目安。産業用 Si なら Tj=100℃ 以下で運用、車載 Si なら Tj=120℃ 以下で運用、という設計ガイドになる。

さらにTj_max を超えた瞬間に壊れるわけではなく、繰り返し応力で徐々に劣化するのがやっかい。パワーサイクル試験（JEDEC JESD22-A122 等）では、Tj が 30℃ 振れるだけで 10 万サイクルでボンディングワイヤが剥離する。EV のインバータで「1 日で 1000 回の熱サイクル」が発生する用途だと、10 万サイクルは 100 日。Tj の振幅と平均値の両方を設計段階で抑え込まないと、市場で壊れる。

そして安全率の考え方として周囲温度の上振れ・経年による熱抵抗増加を見込んで、設計時の Tj_max 余裕は 10℃ 以上確保するのが定石。夏場の盤内温度は想定より 5〜10℃ 高く振れるし、TIM は数年でポンプアウトして熱抵抗が 1.5 倍になる。現時点で margin が 5℃ しかない設計は、数年で確実に破綻すると考えていい。

活躍する場面

自作 PC の CPU 冷却検討 — 65W の Ryzen に空冷クーラーを付けたとき、Tj が Intel の 100℃ 制限に収まるかを事前確認。グリス塗り替え後の Rth 改善効果も数値で見られる。

MOSFET のディレーティング検討 — スイッチング電源の MOSFET に Rth-sa=5℃/W のヒートシンクを付けるとき、盤内 50℃ で Tj が安全域にあるか。Rjc が支配的なら MOSFET を放熱付きパッケージに変える判断ができる。

LED 照明の寿命設計 — 5W LED モジュールを MCPCB に載せて筐体放熱する場合、Tj=85℃ 以下に収まるか。Tj 20℃ 改善で寿命 4 倍という効果も換算できる。

制御盤の盤内発熱検討 — 発熱機器の合計 W から盤内最高温度を推定。電線管内の電線温度や機器の Tj 計算と併用。/panel-heat-calc と組み合わせて使う。

EV・パワーエレクトロニクス — IGBT/SiC モジュールのチップ→DBC→コールドプレート→冷却水のネットワーク Tj 解析。水冷時の h=3000〜5000 を convection ノードに入れて検討できる。

基本の使い方

Step 1. プリセット選択 — CPU、MOSFET、LED、制御盤、パワー半導体から近い構成を選ぶ。ゼロから作るならカスタムを選択。

Step 2. 動作条件を入力 — 発熱量 P [W]、周囲温度 Ta [℃]、デバイス許容 Tj（民生 Si/産業 Si/車載 Si/SiC/GaN）。Ta は使用環境の最高温度で、夏場の盤内なら 45〜55℃ を見込む。

Step 3. ノードを確認・編集 — 各ノードの伝熱モード（direct=既知の Rth 値 / conduction=伝導 / convection=対流 / contact-TIM=TIM 接触 / heatsink-spec=ヒートシンクカタログ値）を選び、必要な数値を入力。並列経路があれば「並列」フラグに切替。

Step 4. 判定を読む — StatusCard で Tj_max 余裕を確認。緑(ok)なら設計余裕あり、黄(caution)はディレーティング要検討、赤(ng)は放熱強化が必要。ノード別ブレイクダウンでどのノードが支配的かをチェック。

具体的な使用例

ケース1: アルミベース放熱の基本構成（直列 2 段）

入力: P=50W、Ta=25℃、許容 Tj=産業 Si(125℃)、ノード1=伝導（アルミ L=5mm, A=2500mm², λ=200）、ノード2=対流（h=25, A=500cm²=50000mm²）

結果: R_total=0.81℃/W、Tj=65.5℃、余裕=59.5℃、判定=OK

解釈: アルミ板 5mm を通って 50W が対流で空気に逃げる最もシンプルな構成。伝導側 R=0.01、対流側 R=0.8 と対流側が支配的(99%)。h を 25→50 に上げる（小型ファン追加）と対流 R が半減し、Tj も 25℃ 下がる。アルミを厚くしても効果は薄い、という判断ができる。

ケース2: 並列 2 経路の基本合成

入力: P=10W、Ta=20℃、経路A（R=2℃/W、直列）、経路B（R=3℃/W、並列）

結果: R_total=1.2℃/W、Tj=32.0℃、余裕=93.0℃、判定=OK

解釈: 経路を並列にすると合成抵抗は個別より必ず小さくなる（1.2 ＜ 2 ＜ 3）。熱流分配は 1/R 比で Q_A=6W、Q_B=4W。抵抗が低い経路に多く流れる。並列化は効くが、片方の経路が詰まると分配が偏って危険、という教訓もセットで覚えるとよい。

ケース3: 銅ブロック単体の伝導（材料比較に便利）

入力: P=20W、Ta=25℃、銅ブロック（L=10mm, A=100mm²=1cm², λ=391）

結果: R_total=0.256℃/W、Tj=30.1℃、余裕=94.9℃、判定=OK

解釈: 同じ形状をアルミ（λ=200）にすると R=0.5℃/W、ステンレス（λ=16）にすると R=6.25℃/W、FR4（λ=0.3）にすると R=333℃/W になる。ステンレス製ブラケットで放熱は無謀と即座に分かる。銅は高いが小面積で済むので、チップ直下のヒートスプレッダには最適。

ケース4: TIM グリス単体の接触抵抗

入力: P=65W、Ta=25℃、TIM グリス（A=400mm², λ=1.0, 厚さ=0.05mm）

結果: R_total=0.125℃/W、Tj=33.1℃、余裕=91.9℃、判定=OK

解釈: 400mm² の接触面に厚さ 50μm のグリスを塗ったときの接触側だけの抵抗。0.125℃/W は CPU 用グリスの代表値。ここを液体金属（λ=60）に変えると R=0.002℃/W まで下がり、Tj で 8℃ 改善する。一方でグリスを厚塗り（0.2mm）にすると R=0.5℃/W まで悪化し、Tj で 24℃ 悪化する。薄く均一に塗る がクリティカル。

ケース5: MOSFET 放熱（車載想定で判定黄色に）

入力: P=8W、Ta=40℃、許容 Tj=車載 Si(150℃)、Rjc=1.5（ダイレクト直列）+ TIM パッド A=50mm²（λ=3.0, t=0.5mm）+ ヒートシンク Rth-sa=8.0

結果: R_total≈12.83℃/W、Tj≈142.7℃、余裕≈7.3℃、判定=CAUTION

解釈: TIM パッドの R=3.33℃/W が支配的。Rjc=1.5、ヒートシンク=8.0、TIM=3.33 でヒートシンクを強化しても Tj は大きく下がらない構造。対策はパッド→グリス（R=0.333℃/W）に変更、または面積 50mm²→200mm² で 1/4 に削減。どちらも Tj を 25℃ 下げる効果がある。経路全体を見ずにヒートシンクだけ大きくする失敗の典型例。

ケース6: CPU 放熱（Ryzen 7 クラス想定）

入力: P=65W、Ta=25℃、許容 Tj=産業 Si(125℃)、Die→IHS(Rjc=0.2) + TIM グリス(A=400mm², λ=1.0, t=0.05mm) + ヒートシンク Rth-sa=0.4

結果: R_total=0.725℃/W、Tj≈72.1℃、余裕≈52.9℃、判定=OK

解釈: ハイエンド空冷クーラーを想定した構成。Tj 72℃ は健全範囲。Intel Core の 100℃ 制限に対しても 28℃ 余裕あり。グリスを液体金属にすると Tj が 7℃ 下がり、余裕 60℃。夏場 Ta=35℃ 上振れでも 82℃ で安全。CPU は Rjc が小さいので、ヒートシンクとグリスが Tj を支配する典型。

ケース7: LED 照明（5W モジュール + 筐体放熱）

入力: P=5W、Ta=30℃、許容 Tj=民生 Si(80℃)、Junction→Solder(R=2.0) + MCPCB(Al 1.5mm, A=20mm², λ=200) + 対流(h=8 自然対流, A=50000mm²=500cm²)

結果: R_total≈4.875℃/W、Tj≈54.4℃、余裕≈25.6℃、判定=OK

解釈: LED の Tj=54℃ は L70 寿命（光束 70% まで低下する時間）を考える上で優秀な数値。自然対流側 R=2.5℃/W が支配的で、筐体面積を倍にすると Tj が 6℃ 下がる。夏場屋外 Ta=45℃ で Tj=69℃ まで上昇するので、余裕 10℃ ギリギリ。高密度配置や密閉筐体では成立しないので、10W 以上は強制対流か大きな放熱面が必要になる。

ケース8: TIM 比較（同一構成でグリス vs パッド）

入力（共通）: P=65W、Ta=25℃、CPU 構成（Rjc=0.2 + TIM(A=400mm²) + Hsink=0.4）

TIM 種類	R_TIM	R_total	Tj	差分
グリス (λ=1.0, t=0.05mm)	0.125℃/W	0.725℃/W	72.1℃	基準
パッド (λ=3.0, t=0.5mm)	0.417℃/W	1.017℃/W	91.1℃	+19.0℃

解釈: パッドは λ が 3 倍高いが、厚さ 10 倍の影響が勝って実効熱抵抗は悪化する。パッドは自動組立や振動環境、絶縁要件で選ぶもので、熱性能だけならグリスが優秀。「λ が高い = 放熱が良い」は罠で、t/(λ·A) の全体を見る必要がある。

仕組み・アルゴリズム

なぜ 1 次元熱回路網を採用したか

放熱計算の手法には大きく 3 つある。1 次元熱回路網（本ツール）、ロンピング集中定数モデル（過渡応答含む RC 回路）、FEM/CFD 解析（3 次元空間を離散化）。

FEM は精度が高いが、メッシュ作成に数時間、ライセンス数百万円、解に数時間かかる。初期設計でこれは回らない。1 次元熱回路網は 5 分で答えが出る上、経路のボトルネックが数値で分かる。FEM で 85℃ と出ても、どの部材が効いているかは断面温度分布を眺めて推定するしかない。本ツールの nodeResults ブレイクダウンなら一目瞭然だ。

過渡応答（秒〜分オーダーの温度追従）には RC 回路モデル（Foster 型、Cauer 型）が必要だが、定常温度だけなら R 回路で十分。本ツールは初期設計の定常評価に特化し、過渡は別ツールに任せる方針にした。

計算フロー

// 1. 各ノードの R_i を伝熱モード別に算出
switch (node.mode) {
  case "direct":       R_i = parseFloat(node.rDirectStr); break;
  case "conduction":   R_i = (L_mm/1000) / (λ * (A_mm2/1e6)); break;
  case "convection":   R_i = 1 / (h * (A_mm2/1e6)); break;
  case "contact-TIM":  R_i = (t_TIM_mm/1000) / (λ_TIM * (A_mm2/1e6)); break;
  case "heatsink-spec": R_i = parseFloat(node.rHeatsinkStr); break;
}

// 2. branch='series' で新グループ開始、'parallel' で現在グループに加算
// 先頭ノードは強制 series 扱い
// グループ合成: 1 要素なら R_i、複数なら 1/R_g = Σ(1/R_i)
// 全体合成:
R_total = R_group_1 + R_group_2 + ... + R_group_n;

// 3. 接合温度と余裕
Tj = Ta + P * R_total;
safetyMargin = Tj_max - Tj;

// 4. 判定
if (safetyMargin < 0) passFail = "ng";
else if (safetyMargin < 10) passFail = "caution";
else passFail = "ok";

並列グループの熱流分配

並列グループでは合成 R に加えて 各経路の熱流 Q_i も重要だ。式は Q_i = Q_group × (1/R_i) / Σ(1/R_j)。つまり抵抗が低い経路ほど多く流れる。ケース2（R=2, R=3）なら Q=10W が 6W:4W に分配される。並列経路の片方が劣化して R=10 になると、分配は 8.3W:1.7W と極端に偏り、低抵抗側のノードに過集中して別のボトルネックが生まれる。本ツールは各ノードに Q_i と % を表示するのでこの偏りが即座に見える。

計算例: MOSFET 車載想定（ケース5 を手計算）

// 入力: P=8W, Ta=40℃, Tj_max=150℃
// Node1 direct: Rjc = 1.5
// Node2 contact-TIM pad: t=0.5mm, λ=3.0, A=50mm²
//   R = (0.5e-3) / (3.0 × 50e-6) = 5e-4 / 1.5e-4 = 3.333℃/W
// Node3 heatsink-spec: R_hs = 8.0

R_total = 1.5 + 3.333 + 8.0 = 12.833℃/W
Tj      = 40 + 8 × 12.833 = 142.67℃
margin  = 150 - 142.67 = 7.33℃ → caution

// 内訳の支配率: Rjc=11.7%, TIM=26.0%, Hsink=62.3%
// → ヒートシンク強化が最優先

単位換算（mm→m、mm²→m²）の掛け忘れが最大のエラー要因だった。ツールは内部で自動換算し、入力は全て mm/mm² 系で揃えた。これで間違いが 1 つ減る。

他ツールとの違い（熱設計ツール 比較）

熱の世界には用途別のツールが並んでいる。どれも似ているようで役割はけっこう違う。

• /heatsink-calc（ヒートシンク熱抵抗） — フィン枚数・長さ・ピッチからヒートシンク単体の Rth_sa を算出する専用ツール。熱抵抗ネットワーク計算ツールの「heatsink-spec」ノードに、このツールの出力値をそのまま流し込むと相性が良い。逆に言えば、heatsink-calc 単体では TIM や Rjc を含めた「Tj 全体」までは追えない。
• /forced-convection-h（強制対流 h 値） — 風速・平板長から h [W/m²·K] を求める。こちらで算出した h を、本ツールの convection ノードに入れれば風量設計と熱設計が一気通貫でつながる。
• /heat-pipe-design(ヒートパイプ設計) — ヒートパイプ単体の熱輸送限界・実効λを算出。ヒートパイプを使う前提なら conduction ノードで λ を大きめ（数千W/m·K相当）に設定するより、heat-pipe-design の実効値を使った方が現実に近い。
• /ldo-thermal-calc（LDO熱設計） — LDO特化。Vin-Vout×Ioutで損失を出し、パッケージのΨjaから Tj を出す「単体完結型」。ネットワーク的に分解する必要がない小電力 IC ならこちらの方が早い。
• /panel-heat-calc（制御盤熱計算） — 制御盤内の気温上昇。ネットワークではなく収支計算に特化。
• FEM/CFD CAE（ANSYS Icepak、SolidWorks Flow Simulation 等） — 3次元の温度分布・乱流・放射まで全部入り。ただし条件設定だけで半日、結果が出るまで数時間。本ツールは「1次元集中定数モデルで5分で当たりを付けて、必要ならCAEに持ち込む」前段として使ってほしい。

一言で棲み分けを決めるなら、単体部品の熱抵抗を詳しく出すのは専用ツール、それらを直列・並列で繋いで Tj を出すのが本ツール、3次元分布を見るのが CAE、という三段階だ。

豆知識・読み物

Rjc / Rjb / Rja の正体

データシートに出てくる熱抵抗は、実は複数ある。

• Rjc（junction-to-case） — チップ接合部 → パッケージケース表面。ヒートシンク冷却を前提にした値。小さいほど「ヒートシンクでしっかり冷やせば冷える」IC。
• Rjb（junction-to-board） — チップ接合部 → PCB。表面実装の DPAK や QFN の放熱特性を示す。
• Rja（junction-to-ambient） — チップ接合部 → 周囲空気。ヒートシンクを付けない条件での値で、測定環境（JEDEC 1S0P / 2S2P ボード）に強く依存する。Rja はボードと環境に依存しすぎるので、設計値として鵜呑みにしないのが業界の常識。

本ツールは Rjc（direct モード）を基準に、TIM → ヒートシンク → 空気を別ノードとして積み上げる方式を取っている。Rja を一発で使うより透明性が高い。

JEDEC JESD51 という「お約束」

半導体メーカーが出す熱抵抗値は、JEDEC の JESD51 シリーズという標準に従って測定されている。具体的には JESD51-2A（自然対流）、JESD51-6（強制対流）、JESD51-7（標準基板 1S0P/2S2P の寸法規定）などで、測定条件を揃えるための共通ルール。これがあるので、異なるメーカーの IC でも Rjc 同士なら比較できる。ただし実装するプリント基板が標準と違えば、実機での温度は簡単に±30%ずれる。カタログ値の過信は禁物だ。

Apple シリコンが教えてくれた Rth 設計

M1 以降の Apple シリコン Mac mini が「驚くほど熱を出さない」と話題になったが、中身を開けると熱設計が巧妙だった。ダイを SoC パッケージに直付けし、IHS（ヒートスプレッダ）を薄くして Rjc を詰め、ヒートシンクをフレーム全体に兼用させて表面積を稼ぐ。つまり ΣR の各項をバランス良く削る教科書的な戦略で、熱抵抗ネットワーク思考そのもの。一箇所だけ頑張っても隣の項で詰まれば意味がないのがよく分かる事例だ。

プルメットマン試験（Pulsed thermal test）

Rjc の高精度測定に使われるのがプルメットマン試験（transient dual-interface method、JESD51-14）。短パルスで電流を流してダイの降温曲線を取得し、過渡応答から Rjc を逆算する手法。従来法より数倍高精度と言われ、SiC/GaN など高効率デバイスの仕様表に載る Rjc は、ほぼこの方法で得られた値。詳細は Wikipedia: Thermal resistance や各メーカー（Infineon、onsemi、Wolfspeed 等)のアプリケーションノートを参照してほしい。

Tips（実務で効く小ワザ）

1. TIM は薄ければ薄いほど良い — 接触熱抵抗は t / (λ·A)。厚みが半分になれば R も半分。グリスを塗るときは「ムラなく、できるだけ薄く」が鉄則。ベタ塗り派は卒業しよう。
2. 並列化は分配不均一に要注意 — 2本を並列にしたつもりでも、R1:R2 = 1:2 なら熱流は 2:1 で偏る。放熱経路を並列化するなら、両ノードの R を揃えないと片方だけ焼ける。本ツールは並列ノードの熱流分配（W と %）を自動表示するので、偏りは一目瞭然。
3. 自然対流の h は 5～10 W/m²·K が相場 — 平板・縦置き・室温で大体この範囲。15 以上を見たら「本当に自然対流？送風当たってない？」と疑う。逆に強制対流は 25～100（ファン）、液冷は 1000～10000 までいく。
4. Rjc を削るにはパッケージ変更が一番効く — TO-220 → TO-247 → DirectFET の順で Rjc は劇的に下がる。ヒートシンク側を頑張るより、IC 選定段階でパッケージを攻めた方が ΣR への効き目が大きいケースが多い。
5. Ta は「最悪値」で設計する — 夏場の盤内や筐体内温度は簡単に 50～60℃ まで上がる。部屋が涼しい前提で 25℃ を入れていると、本番で 10℃ 余裕の予定が余裕ゼロになる。設計 Ta = 想定使用温度 + 余裕 10～15℃ を目安に。

FAQ（熱抵抗ネットワーク計算 よくある質問）

Q1. Rjc がデータシートに載っていないときはどうする？

古い汎用IC や中華系ディスクリートでは Rja しか書かれていないことがある。その場合は以下の対処が現実的。

1. 同パッケージ（TO-220 など）の他社品データシートから Rjc を借用する（材料と構造が似ていれば±20%程度で使える）
2. Rja から推定する — TO-220 なら Rja は典型 62°C/W、Rjc は典型 3°C/W。つまり「Rja の 5%前後が Rjc」という経験則がある
3. メーカーにメールで問い合わせる — 意外に個別回答してもらえる

いずれも概算。最終段階では実機でサーミスタ貼り付けして検証したい。

Q2. 並列配置で注意すべき点は？

並列化の落とし穴は大きく3つ。

• 熱流分配の不均一 — R が等しくないと熱流が片寄り、抵抗が小さい側に負担が集中する。本ツールは並列ノード上に Q_i (W, %) を表示するので、偏りをチェックしてほしい
• 片方が断熱（R=∞）になると全熱流が他経路に集中 — 例えば並列 2本の TIM の片方が剥がれると、残りが 2倍の熱流を受ける。劣化モードまで想定するなら、単独で全熱流を受けても Tj 内に収まるよう余裕を取ること
• 並列経路の長さが違うと非定常応答がずれる — 過渡応答は本ツールの計算対象外。スパイク負荷が多いアプリは別途 transient 解析が必要

Q3. 放射伝熱は計算に含まれる？

本ツールは放射（輻射）を意図的に計算対象外としている。理由は2つ。

1. 放射伝熱は Stefan-Boltzmann の法則 q = εσ(T⁴ - Ta⁴) で非線形。線形回路網には馴染まない
2. Tj ＜ 100℃ なら放射の寄与は対流の1割以下が大多数で、無視しても判定は変わらない

ただしTj が 100℃ を超えると放射寄与は 10～30% 相当になり、無視できない。本ツールでは Tj ＞ 100℃ の条件下で注記を表示する仕様。精密な放射計算は FEM CAE か、対流側に等価 h として加算する手法（h_rad ≈ 6 W/m²·K を目安に足す）で代用してほしい。

Q4. 過渡応答（温度の時間変化）は計算できる？

現時点では定常状態（十分に時間が経って温度が安定した状態）のみを扱う。過渡応答には熱容量 Cth [J/K] とRC時定数 τ = R·C が必要で、熱抵抗ネットワークを熱容量ネットワークに拡張した上で微分方程式を解く必要がある。

パルス負荷（モータドライブの起動時電流、SW電源のサージ等）を評価するなら、パワー半導体メーカーの Zth（過渡熱インピーダンス）カーブを参照するのが実務的。Zth は本ツールの Rjc 相当値がパルス幅に応じて何倍になるかを示す表で、データシート末尾に載っていることが多い。将来的には Phase 2 で過渡応答にも対応予定。

Q5. TIM の選び方がよく分からない

本ツールの TIM プリセット（グリス / パッド / 液体金属 / 両面テープ）は、それぞれ用途がはっきり分かれる。

• 熱伝導グリス（λ≈1.0, 厚さ 0.05mm） — 万能選手。圧着できる構造なら第一候補。長期的にはポンプアウト（乾燥）の懸念あり
• 熱伝導パッド（λ≈3.0, 厚さ 0.5mm） — 圧着不十分でも面接触を埋められる。厚いぶん R は大きいが、取り付けやすさは圧勝
• 液体金属（λ≈60, 厚さ 0.05mm） — グリスの 10倍級の性能。ただしアルミ腐食と導電性が問題。PC自作勢の最終兵器
• 熱伝導両面テープ（λ≈0.6, 厚さ 0.1mm） — λ は低いが固定力を兼ねる。LEDモジュールの量産で多用される

本ツールで TIM を切り替えれば、同じ構成で R と Tj がどう変わるかを即比較できる。迷ったらパッド → グリスの順で Tj を比べ、差が 5℃ 未満ならパッド、大きいならグリス、が実務的な判断軸だ。

Q6. 計算結果は外部に保存される？

入力値・計算結果はブラウザ内だけで完結し、サーバーには送信されない。個人情報や機密設計データを含んでも安全に使えるように作ってある。ネットワーク構成をメモしたいときは「結果をコピー」ボタンでテキスト化し、手元のファイルに貼り付けて保存してほしい。

まとめ

熱抵抗ネットワーク計算ツールは、チップの内部から周囲空気まで「熱の流れ道」を1本の回路として積み上げ、接合温度 Tj と余裕度を即判定するためのもの。ヒートシンク単体の性能は /heatsink-calc で、対流 h の追い込みは /forced-convection-h で、ヒートパイプ併用時は /heat-pipe-design で、単体LDO特化は /ldo-thermal-calc で、筐体レベルは /panel-heat-calc で、それぞれ詰める。本ツールはそれらを繋ぐハブだ。気になった点・バグ・追加してほしい機能があればお問い合わせまで気軽に連絡してほしい。